Ngôn ngữ vhdl để thiết kế vi mạch phần 2
➤ Gửi thông báo lỗi ⚠️ Báo cáo tài liệu vi phạmNội dung chi tiết: Ngôn ngữ vhdl để thiết kế vi mạch phần 2
Ngôn ngữ vhdl để thiết kế vi mạch phần 2
ChươngTừ PHẤN CỨNG ĐÉN VHDLTrong chương trước, cúc cáu Irúc VHDL đã dược nghiên cứu đố rút ia một vài chương trình con hữu dụng trên quan điếm tống hợ Ngôn ngữ vhdl để thiết kế vi mạch phần 2ợp. Mục đích cứa chương này là cung câp cách chọn lựa JỮÔ tn cùa ngôn ngữ hướng đến tài nguyên phán cứng dã cho.Mẫu ở mức tổng hợp là inột trong những bước cuối cùng cua chu trình thiết kế. Nó cho phép mức độ trừu tượng cao để tránh mỏ ta rõ rủng các tài nguyên vật lý. Để quá trinh tỏng hợp tối ưư. Ngôn ngữ vhdl để thiết kế vi mạch phần 2người thiết. kã phái hìết trưđr tiên lâm. thế nàn dp chọn mầu chính xác từ các nguón phán cưng có diêu. Sau đó sẽ chi cách làm thế não thưc hiện mõ táNgôn ngữ vhdl để thiết kế vi mạch phần 2
phức tạp hơn.Chúng ta thực hiện rậrh ti ép cận .sau. Đầu tiên, các côr.g cụ tống hợp giãi quyết, các mạch tô hợp và luân ly tuán tư. Tiếp theo, hai hChươngTừ PHẤN CỨNG ĐÉN VHDLTrong chương trước, cúc cáu Irúc VHDL đã dược nghiên cứu đố rút ia một vài chương trình con hữu dụng trên quan điếm tống hợ Ngôn ngữ vhdl để thiết kế vi mạch phần 2õ tá nay trừu tượng (ví dụ máy trạng thái giới hạn} đèn nỗi nó không thế xác định kiến trúc chính xác.4.1 CÁC MẠCH TỔ H0PNhư được dẻ cập trong chương 3. một mạch dược gọi là tó hợp nếu nó không chì rtì bât kỳ phân tư nhơ nào cãc dâu ra chì phụ thuộc vào đầu vào, không phu thuộc vào trang thái bôn tr Ngôn ngữ vhdl để thiết kế vi mạch phần 2ong cùn lìó.Các mạch tổ hợp phổ biến nhát lã các cõng luân lý cơ bản: cho tất cả các giá trị có thề cua các dẨu vào, gia trị đẩu ra có thế dược xác dịNgôn ngữ vhdl để thiết kế vi mạch phần 2
nh. Trong phồn này, các tài nguyên phần cứng cơ ban sau đây được nghiên cứu:•Các cổng luận lý đơn gián.•Mạch so sánh•Các nhéo toán số hoe114urruvnru ĩChươngTừ PHẤN CỨNG ĐÉN VHDLTrong chương trước, cúc cáu Irúc VHDL đã dược nghiên cứu đố rút ia một vài chương trình con hữu dụng trên quan điếm tống hợ Ngôn ngữ vhdl để thiết kế vi mạch phần 2ân lý 3 trạng thái (mạch khuếch đại 3 trạng thái 2 chiểu). ROMs. PLAs4.1.1 Các cổng luận Lýentity N0R2 isport (A, B : in BIT s : out BIT);end N0R2;architecture COMB of N0R2 isbegins <= A nor B,.»end COMB;Đương nhiên, có các kiểu khác và măc dầu dài hơn chúng lại dề đoc hơn:architecture C0MB1 of NOR? Ngôn ngữ vhdl để thiết kế vi mạch phần 2 is begin8 <- '0' when A - ‘T or B = T else*V;endCOMBt———— , _________________________________________________ ,Sự mô tá như vậy có t.hẽ được biếu diéNgôn ngữ vhdl để thiết kế vi mạch phần 2
n bằng cách sử dụng một lệnh quá trình. Ví dụ dưới đây là một quá trình tương dương với phép gán có diều kiện ở trước.architecture C0MB2 of N0R2 isbegChươngTừ PHẤN CỨNG ĐÉN VHDLTrong chương trước, cúc cáu Irúc VHDL đã dược nghiên cứu đố rút ia một vài chương trình con hữu dụng trên quan điếm tống hợ Ngôn ngữ vhdl để thiết kế vi mạch phần 2thin each branchs <= *T;ChươngTừ PHẤN CỨNG ĐÉN VHDLTrong chương trước, cúc cáu Irúc VHDL đã dược nghiên cứu đố rút ia một vài chương trình con hữu dụng trên quan điếm tống hợGọi ngay
Chat zalo
Facebook