GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
➤ Gửi thông báo lỗi ⚠️ Báo cáo tài liệu vi phạmNội dung chi tiết: GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG . Vù Đức LungThS. Lâm Đức KhaiK.S. Phan Đình Duy2012yLòi nói đâuNgày nay. khi mạch thiết ke với hàng triệu cóng logic được tích hợp trong một con Chip thi việc thiết ke mạch và đi dày kết noi băng tay trơ nên bat khả thi. chinh từ lí do đó một khái niệm ngôn ngừ có mức độ trim tượng cao dùng đe mò t GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG à thiết ke phan cứng được ra đời, đó chinh là Verilog. Cùng với sự ra đời cùa ngôn ngừ mô ta phan cứng Verilog là hàng loạt các còng cụ EDA (ElectroniGIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
c Design Automation) và CAD (Computer Aided Design) đà giúp cho những kĩ sir thiết kế phan cứng tạo nên những con Chip có độ tích hợp rat cao. tốc độ ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG trung vào màng thiết ke các mạch so với mạch tô hợp và mạch tuân tự. Giáo trình cùng giới thiệu về các bước can thực hiện trong quá trinh thiết ke vi mạch từ việc mô ta thiết kê. kiêm tra. phân tích cho đen tông hợp phan cứng của thiết ke.Giáo trình Ngôn ngữ mó tà phan cứng Verilog dùng cho sinh viê GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG n chuyên ngành Kì thuật máy tính và sinh viên các khối điện tư. Đê tiếp nhận kiến thức dễ dàng, sinh viên can trang bị trước kiến thức về thiết ke soGIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
và hệ thong so.Giáo trinh này được biên dịch và tông hợp từ kinh nghiệm nghiên cứu giáng dạy cùa tác gia và ba nguồn tài liệu chính: IEEE Standard forĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG Micro System. Inc.Nhàm cung cap một luồng kiến thức mạch lạc. giáo trình được chia ra làm 9 chương:Chương 1: Dần nhập thiết kế hệ thống số với Verilog. Chương này sè giới thiệu lịch sử phát triên của ngôn ngừ mò ta phan cứng Verilog, bêncạnh đó một qui trinh thiết kế vi mạch sử dụng ngôn ngữ mô ta GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG phần cứng Verilog cũng được trinh bày cụ thè ớ đây.Chương 2: Trinh bày các từ khóa được sử dụng trong mòi trường mô tã thiết kế bơi Verilog.Chương 3:GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
Trinh bày các loại dừ liệu được sử dụng trong thiết kế mạch bơi Verilog, gồm hai loại dử liệu chính dó là loại dử liệu net vả loại dữ liệu biến.ChươngĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG t ke con.Chương 6: Trinh bày phương pháp thiết ke sứ dụng mô hình cấu trúc, trong phương thức này. module thiết ke được xây dựng bang cách gọi các module thiết kế nhó hơn vả kết nối chúng lại.Chương 7: Trình bày phương thức thiết kế sử dụng mò hình RTL bỡi phép gán noi tiếp và mô hình hành vi sư dụn GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG g ngôn ngữ có tinh trừu tượng cao tương tự như ngôn ngừ lập trinh. Phan thiết ke máy trạng thái sử dụng mô hình hành vi cũng dược nêu ra trong chươngGIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
này.Chương 8: Trinh bày phương pháp thiết kế và sử dụng tác vụ và hàm.Chương 9: Giới thiệu các phương pháp kiêm tra chức năng cùa thiết ke.Do thời giaĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG hần cứng. Đe có được những kiến thức này dộc giá có thè tham kháo trong các tài liệu tham khảo mà giáo trinh này đà cung cấp.Mặc dù nhóm tác giá dà co găng biên soạn kỳ lường tuy nhiên cũng khó tránh khói nhừng thiếu sót. Nhóm tác giã mong nhận được nhừng đóng góp mang tinh xây dựng từ qui dộc già n GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG hàm chình sưa giáo trinh hoàn thiện hơn.Chương 1. Dan nhập thiết ké hệ thống số với VerilogChương 1. Dẫn nhập thiết kế hệ thống số với VerilogKhi kíchGIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
thước và độ phức tạp của hệ thống thiết kế ngày càng tăng, nhiều còng cụ hồ trợ thiết ke trên máy tinh (CAD) được sừ dụng vào quá trình thiết kế phanĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG ng một cách phức tạp. Sự phát triên không ngừng của nhừng công cụ thiết kế một cách tự động là do sự phát triển của nhừng ngôn ngữ mò tà phần cứng (HDLs) và những phương pháp thiết kế dựa trên những ngôn ngừ này. Dựa trên nhừng ngón ngừ mò tà phan cứng (HDLs). những công cụ CAD trong thiết kế hệ tho GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG ng so được phát triển vả được nhừng kĩ sư thiết ke phan cứng sử dụng rộng rài. Hiện tại. người ta vẫn dang tiếp tục nghiên cứu đè tim ra nhừng ngôn ngGIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
ữ mô tà phần cứng tot hơn. Một trong những ngôn ngừ mò tã phan cứng được sử dụng rộng rài nhất dó là ngòn ngừ Verilog HDL. Do được chấp nhận rộng rãi ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS. GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG tập trong lĩnh vực phần cứng máy tính.Chương này sè trình bày những còng cụ và mòi trường làm việc có sẵn tương thích với ngôn ngừ Verilog mà một kĩ sư thiết ke có thê sử dụng trong qui trình thiết kế tự động của minh đé giúp dây nhanh tiến độ thiết kế. Dau tiên sè trinh bày từng bước về thiết ke ph GIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG ân cấp. thiết ke mức cao từ việc mô ta thiết kế bằng ngôn ngữ Verilog đen việc tạo ra phan cứng của thiết kế đô. Nhưng qui trinh và những từ khóa chuyGIÁO TRÌNH NGÔN NGỮ MÔ TẢ PHẦN CỨNG VERILOG
ên mòn cũng sè được minh họa ờ phan này. Ke tiếp sè tháo luận những còng cụ CAD hiện có tương thích với Verilog vả chức năng cúa nó trong môi trường tĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS.ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN --------------oOo----Giáo trìnhNGÔN NGỮ MÔ TẢ PHẦN CỨNGVERILOGBiên soạn: TS.Gọi ngay
Chat zalo
Facebook