Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

➤ Gửi thông báo lỗi ⚠️ Báo cáo tài liệu vi phạm

Loại tài liệu: PDF

Số trang: 57 Trang

Tài liệu: ✅ ĐÃ ĐƯỢC PHÊ DUYỆT

TẢI VỀ

Nội dung chi tiết: Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

ĐÒ ÁN:THIẾT KẾ MẠCH LOGICỉ ỂŨ J íiálỉĩ ii - -ứ' ìLòi nói đầuTrong những nãm gần đây .cùng VỚI sự phát triên ngày càng mạnh me cua công nghệ vi điện tử

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC ử.con người ngày càng thâmnhập sâu hơn về mọi linh vưc.đặc biệt là trong linh vực điện từ.tin học ĐỜI sống của con người càng ngày càng phát triển,nhu

cầu của con người ngày càng cao.Nhằm góp phần vào sự phát triển chung đó.chúng em.những người sinh viên khoa Điện Tử Viên Thòng luôn mong muốn làm mộ Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

t cái gi đó.trước hết lã xem mình có thê Làm được những gì sau nữa Là học hỏi thêm trong quá trình thực hành thực tể đê rồi sau này hy vọng minh sẻ gó

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

p được 1 phần nhỏ bé vào xây dựng đất nước được giàu đep honDo trinh độ còn có hạn.bài thiết kế còn có nhiều sai sót. nhiều phương án chưa tổi ưu.mong

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC ứ 30 phút Lại đưa ra 1 tiếng kêu và sau 60 phút lại đưa ra 2 tiếng kêu với thời gian mồi Lần Là 1 see .Thòi gian đặt giờ báo thức Là 1 phút.Chương l:C

ơ sờ lý thuyết đê thực hiệnĐè thực hiện được chức năng như trên ta có thể dùng nhiều phương pháp. Ta cớ thê dùng vì xừ lý đê thiết kể với dầy dũ chức Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

nàng hơn,vi dụ như thêm giờ ngày ,tháng,có sự điền chình linh hoạt hơn. Ta cung cớ thế chi dùng duy nhất ỉ sổ ỈC dơn giàn phô biến dê thiết kề I đồng

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

hồ thơã mãn chức nàng trên.Neu thiết kế dùng VXL thi sơ đồ khố] có dạng’Các IC được dùng trong thiết kế này gồm có:-Chip VXL:8088- hổ trọ lập trình:82

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC IC định thời :IC 8254Sơ đồ khối của nó có dạng:ClockiGateiOuticsClocksGatesIC này có 3 bộ đếm ngược 16 bit.chi cần dùng 3 bộ đếm cùa IC này ta có thể

đếm được giây.phút .giờ.ngàỵ .tháng, nãmBằng phần mềm ta có thể điều chinh đề có được giây .phút giờ.ngày .tháng, năm và báo thức một cách uyển chuyê Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

n.Ban đầu ta thiết lập cho 8254 chế độ hoạt động là chế độ 2 .ban đầu ta nạp vào cho 8254 ớ bô đếm 0:3600Bộ đếm 1124*365(24 giờ*365 ngày)Bộ đếm 2:9999

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC

(số nãm lớn nhất cho bộ đếm)3 bộ đếm này được mắc nối tiếp với nhau.đê hiên thị được giờ phút ta đọc bộ đếm o.xử lý bảng phan niêm đê hiên thị giây -p

Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC ng đề kích bộ đếm 2 nhảy lên 1 xungTuy nhiên với yêu cầu bài toán như trên thi như đã nói ta chi cẩn dùng các IC đơn giãn phô biến lã đã có thê lãm đư

ợc. Đồ án tốt nghiệp phân tích thiết kế hệ thống THIẾT kế MẠCH LOGIC