BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
➤ Gửi thông báo lỗi ⚠️ Báo cáo tài liệu vi phạmNội dung chi tiết: BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
HỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số nh viên thực hiệnMã sõ sinh viênLớpGiáo viên hướng dãn: Nguyền Quốc Doanh: N18DCDT007: D18CQDT01-N: ThS. PHẠM XUÂN MINHTP.ỈICM - Tháng 10 năm 2021MỤC LỤCCHƯƠNG I :GIỚI THIỆURTL Kỳ su' thiẽt kẽ nên có các nguyên tắc cơ bản về thiết kế logic. Chương này mô tà về sự phát triẽn cùa phương pháp luận thiế BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số t kẽ thiết kẽ logic và nhũng điều cơ bàn cùa Verilog HDL. Chương này thảo luận vê quy trình tông hợp và mô phòng Verilog cơ bàn.Tóm Tắt Chương này thảBÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
o luận vẽ tống quan của các cãp độ trùn tượng của thiết kẽ vàsự phát triển của thiẽt kê logic theo quan điếm của thiết kê hệ thõng. Chương này chủ yếuHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số tình huống cơ bản đến thực tê một cách chi tiết. Tãt cả các toán tử Verilog với các ví dụ có ý nghĩa được mô tà trong chương này đẽ dẻ hiếu.Từ Khóa RTL *IEEE 1364-2005 * Behavioral model *Structural model *Verilog *VHDL *Moore*s law * Concurrent *Sequential *Procedural blocks *Always *Four-value lo BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số gic *Operators * Arithmetic *Shift *Logical *Bitwise *Concatenation*Case equality *Case inequality *Continuous assignments *Net *Variable *Data types1BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
.1Sự Phát Triển Của Thiết Kê Logic SôTrong năm 1958, Jack Kilby, một kỳ sư điện trè tuõi tại Texas Instrument đã tìm ra cách đặt các phần từ mạch điệnHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số g.Gottfried Leibniz là một nhà toán học và triết học nối tiẽng người Đức và ông đã định nghĩa lại hệ thống số nhị phân vào năm 1676 - 1679. Sau khi xác định lại thành công các hệ thống số, nhà toán học nối tiếng George Boole trong năm 1854 đã phát minh ra đại số Boolean và cuộc cách mạng cùa thiết k BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số ẽ logic số bât đầu chuyến động.Phát minh thực tế của mô hình bóng bán dân nguyên mầu vào năm 1946 - 1947 tại phòng thí nghiệm Bell cùa Shockley BardeeBÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
n Brattain đã tạo ra một cuộc cách mạng trong việc sử dụng chãt bán dân trong lý thuyết chuyển mạch và thiẽt kẽ chip. Thiết kẽcủa bóng bán dàn hoạt độHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số tích hợp các ô logic trờ nên rãt dẻ dàng và người đồng sáng lập Intels Gordon Moore đã dự đoán rầng mật độ của các ô logic cho cùng một khu vực Silicon sè tăng gấp đôi sau mỏi 18 đến 24 tháng. Đây là nhừng gì chúng tôi gọi là luật Moores.Dự đoán của Moores đà đúng như thế nào mà các kỳ sư có kinh n BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số ghiệm có thế nhận được với các thiết kẽ chip ASIC dựa trên VLSI phức tạp. Trong thập kỷ hiện tại, diện tích chip đà thu hẹp đù và xừ lý nút công nghệBÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
mà các xưởng đúc thiết kế đang làm việc là 14 nm và chip có hàng tỷ tẽ bào có kích thước khuôn silicon nhỏ. Với sự phát triên trong công nghệ thiết kêHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số erilog. Chúng tôi đang tập trung vào Verilog làm ngôn ngừ mô tả phần cứng. Sự phát triẽn trong ngành EDA đâ mở ra nhùng con đường hiệu quả mới đê các kỳ sư thiết kẽ hoàn thành các mốc quan trọng trong thời gian ngắn hơn.1.2Tóm Tât Thiết Kê Hệ Thông và LogicNhư đã thẽ hiện trong Hình 1.1, hầu hết các BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số thiết kẽ có các mức độ trừu tượng khác nhau. Cách tiẽp cận thiẽt kê có thê là từ trên xuõng hoặc từ dưới lên. Nhóm thực hiện đưa ra quyết định về cácBÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
h tiếp cận phù hợp tùy thuộc vào độ phức tạp của thiết kế và sự sâncó cùa các nguồn lực chiếc kẽ. Hầu hết các thiết kế phức tạp đang sừ dụng cách tiếpHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số ợc mô tả bang cách hiếu các đặc diêm kỳ thuật của thiết kê chức năng. Thiẽt kẽ kiẽn trúc liên quan đẽn việc ước lượng logic và thông lượng của bộ xứ lý bộ nhớ với logic keo liên kết và các yêu cầu thiết kẽ chức năng. Thiết kẽ kiến trúc dưới dạng các khối chức năng và thẽ hiện chức năng cùa thiết kế BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số dưới dạng sơ đồ khối.Kiên trúc vi mô là đại diện chi tiẽt của mọi khõi kiên trúc và nỏ mô tả giao diện chi tiết của khối và câp khối con và các kêt nôBÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số
i chân và các chi tiẽt thiết kẽ phân cãp. Thông tin vẽ các thiết kẽ đồng bộ hoặc không đồng bộ, đông hô và cây thiết lập lại cũng có thê được mô tà trHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023Sin BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số iết kế có thẽ được mã hóa bâng Verilog RTL cho chức năng thiết kẽ cần thiết. Hướng dằn thiết kẽ và mã hóa hiệu quà ở giai đoạn này đóng vai trò quan trọng và RTL hiệu quả làm giảm yêu câu thời gian tông thê trong giai đoạn thực hiện. Kẽt quả của thiết kẽ RTL là netlist cãp cống. Netlist mức công là BÁO cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số đầu ra tù’ giai đoạn thiết kẽ RTL sau khi thực hiện tống hợp RTL và nó là đại diện của thiết kế chức năng dưới dạng các ô logic tõ hợp và tuần tự.HỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023SinHỌC VIỆN CÔNG NGHỆ Bưu CHÍNH VIỄN THÔNG Cơ SỚ TẠI THÀNH PHỖ HỒ CHÍMINHKHOA KỲ THUÂT ĐIÊN TỬ IIBÁO CÁO MÔN HỌC THIẾT KẾ LOGIC SỐNIÊN KHÓA: 2018-2023SinGọi ngay
Chat zalo
Facebook