KHO THƯ VIỆN 🔎

Bài giảng Thiết kế hệ thống VLSI: Phần 2

➤  Gửi thông báo lỗi    ⚠️ Báo cáo tài liệu vi phạm

Loại tài liệu:     PDF
Số trang:         73 Trang
Tài liệu:           ✅  ĐÃ ĐƯỢC PHÊ DUYỆT
 













Nội dung chi tiết: Bài giảng Thiết kế hệ thống VLSI: Phần 2

Bài giảng Thiết kế hệ thống VLSI: Phần 2

BỌ THÒNG TIN VÀ TRUYẺN THÒNG HỌC VIỆN CÒNG NGHỆ Bưu CHÍNH VIẺN THÒNGBÀĨ GIẢNGTHIẾT KÉ HỆ THỐNG VLSINhóm biên soạn:Phạm Vãn Sự Đặng Hoài Bắc Mai ĩ.inhH

Bài giảng Thiết kế hệ thống VLSI: Phần 2 HÀ NOI-2014Chưưng 4 Thiết kế các hệ thống con CMOS4.1Giới thiệuTrong các chương ti ước đã để cập đến thiết kề mạch lò-gic CMOS cơ bàn. Trong chương nà

y sẽ đề cập đến thiết kẻ hệ thong con CMOS (CMOS subsystem) với các lựa chọn tương thích với mạch CMOS. Các lựa chọn có thê là thời gian thiết kế. côn Bài giảng Thiết kế hệ thống VLSI: Phần 2

g suat tháp, hoặc tốc độ cao. hoặc lả các tô hợp của các lựa chọn này.Trước tiên, xét ví dụ dõi với các bộ cộng trong một mạch thiết kẽ ơ mức transito

Bài giảng Thiết kế hệ thống VLSI: Phần 2

r có nhiều tùy chọn. Và dì nhiên, chủng ta hy vọng rang các hệ thong thiết kế mạch cao cap có thề cho phép thiết kế dược các hệ thống con trong từng l

BỌ THÒNG TIN VÀ TRUYẺN THÒNG HỌC VIỆN CÒNG NGHỆ Bưu CHÍNH VIẺN THÒNGBÀĨ GIẢNGTHIẾT KÉ HỆ THỐNG VLSINhóm biên soạn:Phạm Vãn Sự Đặng Hoài Bắc Mai ĩ.inhH

Bài giảng Thiết kế hệ thống VLSI: Phần 2 u.4.2Bồ cộng và các hàm lién quanCác bộ cộng tạo nên các phần từ quan trọng trong nhiều mạch diện tữ. Bâng 4.1 the hiện một bâng sự thật cho một mạch

cộng toàn phan (còn dược gọi lã bộ cộng dầy dữ) củng với một vãi hãm sẻ dược sữ dụng trong các trình bảy liên quan den bộ cộng trong phân này.A và B l Bài giảng Thiết kế hệ thống VLSI: Phần 2

à các dầu vảo cùa bộ cộng, c là dầu vảo nhớ (hoặc côn gọi lả chân mang -carry' input), SUM là dâu ra tông, vã CARRY Lã dâu ra nhớ. Một tin hiệu sinh C

Bài giảng Thiết kế hệ thống VLSI: Phần 2

i( A.B) xuất hiện khi có một lín hiệu CARRY được sinh ra bên Irong bộ cộng. Khi tín hiệu lan truyén, P( A113) xuất hiện thi nhớ đẩu vào Irong Ún hiệu

BỌ THÒNG TIN VÀ TRUYẺN THÒNG HỌC VIỆN CÒNG NGHỆ Bưu CHÍNH VIẺN THÒNGBÀĨ GIẢNGTHIẾT KÉ HỆ THỐNG VLSINhóm biên soạn:Phạm Vãn Sự Đặng Hoài Bắc Mai ĩ.inhH

Bài giảng Thiết kế hệ thống VLSI: Phần 2 001100000101010110111001101111110114.2.1 Bộ cộng tô họp - Combinational AdderMột trong nhưng phương pháp đơn giãn nhất đẽ thiết kẽ một bộ cộng là ghép

các cõng logic Lại de dạt dược các hàm logic cơ bân nhát định. Từ bàng sự thật ta có:SƯM = ABC + ABC+ÃRC+ÃBC(4.1)CARRÌ' =AB+ẢC + BC = AB + C(A+B) (4. Bài giảng Thiết kế hệ thống VLSI: Phần 2

2)Sơ đồ cổng dược vẽ trong hình 4.1 (hình a) [2J và sơ dồ transistor dược thề hiện trong hĩnh 4.1 (hĩnh b). Vi tín hiệu nhớ đãu ra (CARRY) được sử dụn

Bài giảng Thiết kế hệ thống VLSI: Phần 2

g trong việc tạo ra hãm tỏng SUM. hàm SUM sè bị trê tương ứng VỚI CARRY. Điều nãy đúng với việc sử dụng cứa một mạch như vậy trong một bộ cộng n-bit s

BỌ THÒNG TIN VÀ TRUYẺN THÒNG HỌC VIỆN CÒNG NGHỆ Bưu CHÍNH VIẺN THÒNGBÀĨ GIẢNGTHIẾT KÉ HỆ THỐNG VLSINhóm biên soạn:Phạm Vãn Sự Đặng Hoài Bắc Mai ĩ.inhH

Bài giảng Thiết kế hệ thống VLSI: Phần 2 nhớ phai được giam thiểu, bơi vì độ trễ cùa bo cộng lã Ta =nTc. với Ta là tông thời gian cộng, n là số tầng, và Tc là thời gian trễ cua một tầng. Dê

tối tru hóa độ trễ cua tín hiệu nhớ. ta có thẻ loại bõ đi bộ đào tại loi ra của cóng nhớ. Và vi vậy mọi tầng khác sẽ hoạt động với dữ liệu phan bù. nh Bài giảng Thiết kế hệ thống VLSI: Phần 2

ư thê hiện trên hình 4.2 (hình b). Ket quã lã trế tin hiệu nhớ được giâm đáng kẽ.Hình 4.1 Sơ đỗ mạch cõng tó hopHình 4.3 minh họa một bộ cộng nối tiếp

Bài giảng Thiết kế hệ thống VLSI: Phần 2

. Tại thời điềm t, tổng SUM dược tinh và chân mang CARRY lưu giữ trong flip-flop. Tại thời điềm t + I. phép tính tồng sê lay CARRY(t) đề tính tòng mới

BỌ THÒNG TIN VÀ TRUYẺN THÒNG HỌC VIỆN CÒNG NGHỆ Bưu CHÍNH VIẺN THÒNGBÀĨ GIẢNGTHIẾT KÉ HỆ THỐNG VLSINhóm biên soạn:Phạm Vãn Sự Đặng Hoài Bắc Mai ĩ.inhH

Bài giảng Thiết kế hệ thống VLSI: Phần 2 t chi tiết sơ đồ cua một bộ cộng tổ hợp. băng cách tối ưu hóa chân mang thi ta có the làm giam đi độ gợn cùa tín hiệu mang trẻ. Điểu nãy đặc biệt cớ n

ghĩa đối với bộ cộng song song. Bài giảng Thiết kế hệ thống VLSI: Phần 2

BỌ THÒNG TIN VÀ TRUYẺN THÒNG HỌC VIỆN CÒNG NGHỆ Bưu CHÍNH VIẺN THÒNGBÀĨ GIẢNGTHIẾT KÉ HỆ THỐNG VLSINhóm biên soạn:Phạm Vãn Sự Đặng Hoài Bắc Mai ĩ.inhH

Gọi ngay
Chat zalo
Facebook