Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA
➤ Gửi thông báo lỗi ⚠️ Báo cáo tài liệu vi phạmNội dung chi tiết: Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA
Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA
--—o—©—------- rfflBỌ GIÁO DỤC VÀ ĐÀO TẠOV *Ệ ]TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỌI—........-SP-IĨI-^--------------------NGUYỀN ĐỈNH ĐẢNGTHIẾT KÉ VÀ XÂY DƯ Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA ƯNG BỌ TÁCH TÍN HIẸƯ CẢU PHƯƠNG CHO HẸ THÔNG STBC-SM TRÊN FPGAVẠ A ỉ> ) «. < <<«^LUẬN VĂN THẠC sĩ KỸ THUẬT NGÀNH: KỸ THUẬT DIỆN TỬNGƯỜI HƯỚNG DÁN KHOA HỌC TS. NGÔ vù DƯCHà Nội - Năm 2019—>I<©-MỤC LỤCLÒI CAM ĐOAN..............................................iiLÒI NÓI ĐAU.............................. Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA ................iiiĐANH SÁCH KÝ HIỆU, TỪ VIẾT TẮT.............................VĐANH SÁCH HÌNH ÁNH.......................................viiDANH SÁCH BThiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA
ANG BIÊU.......................................ixPHAN Mơ ĐÀU................................................1NỘI DUNG.................................--—o—©—------- rfflBỌ GIÁO DỤC VÀ ĐÀO TẠOV *Ệ ]TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỌI—........-SP-IĨI-^--------------------NGUYỀN ĐỈNH ĐẢNGTHIẾT KÉ VÀ XÂY DƯ Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA hông gian - thời gian (STBC)..............83Kỳ thuật diều chế không gian (SM).....................134Mà hóa khối không gian - thời gian cho diều chế không gian (STBC-SM)....18CHƯƠNG 2: TÁCH TÍN HIỆU CHO HỆ THÔNG STBC-SM..............241rồng quan về lách tín hiệu............................242Thuật t Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA oán lách tín hiệu hợp lộ cực đại...............263Thuật toán tách tín hiệu cầu phương...................31CHƯƠNG 3: XẢY DỰNG KIẺN TRÚC................Thiết kế và xây dựng bộ tách tín hiệu cầu phương cho hệ thống STBC SM trên FPGA
..............381Kiến trúc VLSI của bộ tách tín hiệu cầu phương........382Mô tà thiết kế bằng HDL...............................48KÉT LUẬN............--—o—©—------- rfflBỌ GIÁO DỤC VÀ ĐÀO TẠOV *Ệ ]TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỌI—........-SP-IĨI-^--------------------NGUYỀN ĐỈNH ĐẢNGTHIẾT KÉ VÀ XÂY DƯ--—o—©—------- rfflBỌ GIÁO DỤC VÀ ĐÀO TẠOV *Ệ ]TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỌI—........-SP-IĨI-^--------------------NGUYỀN ĐỈNH ĐẢNGTHIẾT KÉ VÀ XÂY DƯGọi ngay
Chat zalo
Facebook